德州儀器推出抖動性能改善 3 倍的可編程、高靈活性時鐘乘法器

日前，德州儀器 (TI) 宣布推出一款時鐘乘法器，其集成了三個片上鎖相環(huán) (PLL) 組件，可提供業(yè)界領先的靈活性與性能，且將現(xiàn)有解決方案的周期抖動降低多達70％ 。該器件的 6 個輸出中每個輸出都可以在電路內(nèi)或者在操作期間針對 300MHz 以上的任何時鐘頻率進行編程。這種高靈活性能夠簡化設計過程，節(jié)省系統(tǒng)成本，幫助設計人員全力滿足高性能通信應用新標準的要求，如：無線基站、電信或數(shù)據(jù)通信設備（參見 www.ti.com/sc05xxx）。

這三款 CDCE706 PLL 基于 TI 的射頻 (RF) Silicon Germanium 工藝開發(fā)，可以接受晶振、LVCMOS 或差分輸入，并且可以利用單個時鐘源產(chǎn)生 6 個時鐘信號。利用片上 EEPROM 技術(shù)，設計人員可以輕松編程，并且把器件的寄存器設置保存到非易失存儲器，這樣在上電時就無需再編程。在器件投入系統(tǒng)使用時，設計人員還可以根據(jù)需要采用雙線 SMBus 接口對輸出進行動態(tài)地重新編程。

通過提供低于 60psec 超低周期抖動的同時對設計過程進行簡化，CDCE706 可以實現(xiàn)快速產(chǎn)品上市。用戶只需定義輸入／輸出頻率或分割器 (divider) 設置，后者可以自動設置 PLL 參數(shù)。這反過來可以確保高環(huán)路穩(wěn)定性，并使用戶免于手動設置充電泵電流、濾波器組件、相位裕度或環(huán)路帶寬。TI 的 RF 工藝技術(shù)可以在保持卓越 PLL 頻率隔離的同時集成上述功能。

此外，新器件具有極其靈活的輸出設置，如：啟用、禁用、低狀態(tài)、信號反相、0.6～3.3ns 的壓擺率控制、以及 2.3～3.6V 可變輸出電源。這些功能與可編程擴頻時鐘 (SSC) 一起為設計人員提供強大的工具，通過獲得最低的電磁干擾 (EMI) 來優(yōu)化自己的設計。另外，該器件的高分辨率 PLL 分割器可實現(xiàn) 0 PPM 輸出時鐘誤差，從而達到高頻穩(wěn)定性。

目前供貨情況
CDCE706 目前提供樣品，2006 年第一季度全面投產(chǎn)。建議零售價為 3.60 美元（千件批量價格）。同時提供開發(fā)套件及編程套件，以簡化 PLL 設計與編程。CDCE706 另外還為高銷量應用提供出廠編程版本。該器件采用 3.3V 電源，可以在 -40°C～85°C 工業(yè)溫度范圍內(nèi)工作，采用 20 引腳超薄緊縮小型封裝 (TSSOP)。

針對無線基礎設施應用優(yōu)化的 TI 高性能模擬產(chǎn)品及數(shù)字信號處理器 (DSP) 為基站OEM 廠商提供業(yè)界最全面的信號鏈解決方案。除 CDCE706 之外，TI 還提供其他高性能模擬產(chǎn)品及 DSP，包括 TMS320TCI6482 DSP。前 10 大基站 OEM 廠商中有 9 家采用了 TI 的技術(shù)。

如欲了解有關 TI 所有系列時鐘解決方案的信息，敬請參見《時鐘與定時器件選擇指南》，網(wǎng)址：www.ti.com/clocks。

--------光纖新聞網(wǎng)