卓聯(lián)半導(dǎo)體公司推出線路卡時(shí)鐘方案

<P> <P> <A href="http://getprofitprime.com/site/CN/Search.aspx?page=1&keywords=%e5%8d%93%e8%81%94%e5%8d%8a%e5%af%bc%e4%bd%93%e5%85%ac%e5%8f%b8&column_id=ALL&station=%E5%85%A8%E9%83%A8" target="_blank">卓聯(lián)半導(dǎo)體公司</a>推出了一對(duì)時(shí)鐘芯片組合，可為 SONET/SDH（同步光纖網(wǎng)絡(luò)/同步數(shù)字系列）和 PDH（準(zhǔn)同步數(shù)字系列）系統(tǒng)提供全面的功能集和高性能。卓聯(lián)的 DPLL（數(shù)字 PLL）和 APLL（模擬 PLL）針對(duì)從企業(yè)到網(wǎng)絡(luò)核心的廣泛領(lǐng)域的線路卡應(yīng)用。</P> <P>隨著日益復(fù)雜的網(wǎng)絡(luò)架構(gòu)和更高速傳輸系統(tǒng)的部署，可靠的網(wǎng)絡(luò)時(shí)鐘和同步的獲得變得越來越困難。 為確保電信級(jí)性能，設(shè)備必須使用 DPLL 和 APLL 的前后組合來提供優(yōu)越的時(shí)鐘功能和性能，同時(shí)還要以較大的抖動(dòng)冗余度來滿足系統(tǒng)兼容的要求。但是，目前市場(chǎng)上的方案需要同時(shí)使用不同廠家的多個(gè)產(chǎn)品，因而常常使抖動(dòng)性能和功能集無(wú)法達(dá)到最佳化。</P> <P>卓聯(lián)的這兩款新型芯片直接針對(duì)上述基本問題的解決。ZL 30106 DPLL 具有較高的 OC-3 抖動(dòng)冗余度，提供了包括無(wú)縫參考切換、參考監(jiān)測(cè)和保持在內(nèi)的業(yè)界最全的功能組合。結(jié)合 ZL30416 APLL，卓聯(lián)具有自主產(chǎn)權(quán)的 DPLL 頻率綜合技術(shù)可將低頻相位噪聲降至最低，從而允許設(shè)計(jì)人員優(yōu)化 APLL 帶寬和獲得優(yōu)越的整體抖動(dòng)性能及無(wú)差錯(cuò)傳輸。<BR> </P> <P>-----光纖新聞網(wǎng)<BR></P> <P></P>