PCI-SIG宣布2021年推出PCIe 6.0標(biāo)準(zhǔn) 最高帶寬再升至256GB/s

  2019度PCI-SIG開(kāi)發(fā)者大會(huì)這2天正在美國(guó)加州圣克拉拉舉行，PCI-SIG今天又宣布了一個(gè)重大新聞：PCI Express® 6.0規(guī)范將計(jì)劃在2021年發(fā)布，下一代PCIe技術(shù)將使數(shù)據(jù)速率再次翻倍，達(dá)到64 GT/s，同時(shí)保持與上一代的向后兼容性，并提供能效和經(jīng)濟(jì)高效的性能。

  就在短短3周前的5月29日，PCI-SIG剛正式發(fā)布PCIe 5.0基礎(chǔ)規(guī)范 v1.0版本，與上一個(gè)版本PCIe 4.0正式規(guī)范發(fā)布才相隔1年半時(shí)間，PCIe 5.0的原始比特傳輸速率定義為32 GT/s，比4.0翻了一倍。

  PCI-SIG總裁Al Yanes在新聞稿中表示，PCIe 6.0規(guī)范正處于一個(gè)快速發(fā)展的時(shí)間表，將繼續(xù)根據(jù)PCIe 5.0規(guī)范設(shè)定的趨勢(shì)，由于成員公司的持續(xù)承諾，我們正在加快步伐，在一個(gè)能夠滿足行業(yè)吞吐量需求的時(shí)間框架內(nèi)，將帶寬再翻一番。

  PCIe 6.0 特點(diǎn)：

  提供64 GT/s原始比特率，x16配置實(shí)現(xiàn)高達(dá)256 GB/s帶寬

  引入PAM-4編碼并利用業(yè)內(nèi)現(xiàn)有的56G PAM-4技術(shù)

  包括低延遲前向糾錯(cuò)(FEC)和其他機(jī)制以提高帶寬效率

  與所有上一代PCIe技術(shù)保持后向兼容性