Altera推出最新StratixVFPGA解決方案

        借助與TSMC長達(dá)17年的合作關(guān)系，Altera公司選擇TSMC28nm高性能(28HP)HKMG工藝，以優(yōu)化StratixVFPGA低功耗工藝。28HP工藝同時(shí)支持StratixVFPGA，提供28Gbps高功速收發(fā)器，適用于超寬帶應(yīng)用。
　　
        StratixVFPGA基于StratixIVFPGA的高性能體系結(jié)構(gòu)，通過關(guān)鍵體系結(jié)構(gòu)創(chuàng)新，前所未有地提高了系統(tǒng)集成度，實(shí)現(xiàn)了非常靈活的系統(tǒng)，幫助設(shè)計(jì)人員獲得更大的帶寬，更低的功耗。這些創(chuàng)新包括引入嵌入式HardCopy模塊、28G收發(fā)器以及部分重新配置功能。
　　
        嵌入式HardCopy模塊用來實(shí)現(xiàn)硬核或者需要消耗大量邏輯的模塊，例如接口協(xié)議、特定的功能應(yīng)用和專業(yè)定制IP等。StratixVFPGA集成的這些特性使得這款FPGA可以應(yīng)用于眾多大帶寬的應(yīng)用，例如，PCIExpress(PCIeR)Gen1/Gen2/Gen3和40G、100G等。
　　
        嵌入式HardCopy模塊使用戶能夠提高FPGA容量，在單芯片中集成更多的功能，不會增加功耗和成本。如果芯片中沒有包含嵌入式HardCopy模塊，那么隨著FPGA設(shè)計(jì)密度的加倍，設(shè)計(jì)人員必須使用較大的FPGA，不但增加了成本，而且靜態(tài)功耗也增加了一倍。
　　
        利用StratixVFPGA中豐富的硬核IP模塊，設(shè)計(jì)人員顯著降低了設(shè)計(jì)的功耗和成本，同時(shí)滿足了目標(biāo)應(yīng)用的寬帶要求。與軟核邏輯實(shí)現(xiàn)相比，使用硬核IP實(shí)現(xiàn)的設(shè)計(jì)功耗低65%，性能提高2倍，可以確保達(dá)到時(shí)序收斂。此外，硬核IP模塊使設(shè)計(jì)人員能夠使用密度較小的FPGA，這也達(dá)到了降低成本和功耗的目的。
　　
        Altera在28nm引入的另一關(guān)鍵創(chuàng)新是高功效28Gbps高速串行收發(fā)器。這些28Gbps收發(fā)器設(shè)計(jì)用于芯片至芯片或者芯片至模塊的數(shù)據(jù)傳輸，用于滿足固網(wǎng)市場光模塊接口向28Gbps的發(fā)展趨勢。
　　
        部分重新配置功能是指能夠重新配置部分FPGA，而器件其他部分仍然正常運(yùn)行。設(shè)計(jì)人員使用這一特性的一個主要優(yōu)勢在于降低了器件密度，從而減小了功耗，降低了成本。這一技術(shù)的重要應(yīng)用包括可重配置通信系統(tǒng)以及高性能計(jì)算平臺。

        控制FPGA功耗最顯著的一項(xiàng)技術(shù)創(chuàng)新是使用可編程功耗技術(shù)?？删幊坦募夹g(shù)能夠降低靜態(tài)功耗，而且對設(shè)計(jì)性能不會有影響。通過改變晶體管的電氣特性，StratixVFPGA可編程功耗技術(shù)以高速邏輯和低功耗邏輯的最佳組合實(shí)現(xiàn)了性能與功耗的完美平衡。
　　
        Altera在降低功耗方面引入的另一創(chuàng)新是通用I/O模塊。StratixVFPGA提供豐富的I/O特性，在支持設(shè)計(jì)人員控制功耗的同時(shí)保持產(chǎn)品性能。
　　
        在改進(jìn)工藝和創(chuàng)新體系結(jié)構(gòu)的同時(shí)，Altera在QuartusII軟件的功耗優(yōu)化算法方面進(jìn)行了大量的投入。功耗驅(qū)動的編譯流程致力于降低設(shè)計(jì)的總功耗，它包括功耗驅(qū)動綜合和功耗驅(qū)動布局布線功能兩部分。設(shè)計(jì)工程師將時(shí)序約束簡單地設(shè)置為設(shè)計(jì)輸入過程的一部分，對設(shè)計(jì)進(jìn)行綜合，可滿足性能要求。QuartusII自動平衡每個模塊功能和性能需求，并通過功耗導(dǎo)向的布局布線及時(shí)鐘技術(shù)來降低總功耗。QuartusII軟件含有功耗優(yōu)化向?qū)Чδ埽鶕?jù)當(dāng)前的工程設(shè)置，提供某些功耗優(yōu)化建議。功耗顧問為設(shè)計(jì)人員介紹功耗分析最佳策略，向設(shè)計(jì)人員提出功耗優(yōu)化建議，這樣，設(shè)計(jì)人員可以充分利用硬件和軟件功能來降低設(shè)計(jì)功耗。
　　
        Altera全面的解決方案幫助StratixV用戶獲得了很多優(yōu)勢，這是一款性能更好、功耗更低的FPGA，通過大量的硬核IP增強(qiáng)集成度，極大地提高了靈活性，StratixVFPGA是寬帶和低功耗高端應(yīng)用的理想器件。