Marvell推業(yè)界首個112G 5nm SerDes解決方案 用于擴展云DC基礎(chǔ)架構(gòu)

  ICC訊（編譯：Nina）近日，Marvell(納斯達(dá)克：MRVL)推出了業(yè)界首款經(jīng)過硬件驗證的112G 5nm SerDes解決方案。該公司聲稱，基于DSP的SerDes具有業(yè)界領(lǐng)先的性能、功率和尺寸，有助于推動112G成為下一代5G、企業(yè)和云數(shù)據(jù)中心基礎(chǔ)設(shè)施架構(gòu)的互連選擇。Marvell最近獲得了一個新的定制ASIC Design Win客戶，該客戶將嵌入此新IP，以為全球領(lǐng)先的超大規(guī)模數(shù)據(jù)中心構(gòu)建下一代架頂式(ToR)和脊交換機。

  Marvell的5nm SerDes解決方案擁有當(dāng)前基于56G的系統(tǒng)的兩倍帶寬，同時支持在許多新應(yīng)用中部署112G I/O，包括網(wǎng)絡(luò)和數(shù)據(jù)中心交換、網(wǎng)絡(luò)流量管理、機器學(xué)習(xí)培訓(xùn)和推理，以及特定應(yīng)用加速器。

  該消息緊隨Marvell宣布與臺積電的5nm組合之后，進一步加強了Marvell在業(yè)界最先進的制程幾何中的數(shù)據(jù)基礎(chǔ)架構(gòu)產(chǎn)品。112G 5nm SerDes解決方案是Marvell業(yè)界領(lǐng)先的IP產(chǎn)品組合的一部分，解決了各種基礎(chǔ)設(shè)施需求，包括處理器子系統(tǒng)、加密引擎、系統(tǒng)在芯片上的結(jié)構(gòu)、芯片到芯片的互連和各種物理層接口。

  Marvell的112G 5nm SerDes具有突破性的性能，能夠在插入損耗> 40dB的情況下跨通道以112G PAM4運行，提供了對于高可靠性基礎(chǔ)架構(gòu)應(yīng)用至關(guān)重要的余量。與7nm相比，該解決方案還降低了25%以上的功耗，從而使系統(tǒng)具有嚴(yán)格的散熱/功耗限制，并有助于降低總體擁有成本。Marvell高速SerDes的功耗降低可在嚴(yán)重受限的5G應(yīng)用中擴大帶寬。

  Marvell將提供5nm的PHY、交換機、數(shù)據(jù)處理器單元(DPU)、定制服務(wù)器處理器、控制器、加速器和定制ASIC的完整產(chǎn)品套件，提供端到端的可互操作基礎(chǔ)架構(gòu)解決方案。 Marvell組件之間的這種互操作性將使客戶能夠大大減少他們的產(chǎn)品開發(fā)和驗證周期時間以及上市時間。